PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-060264

(43) Date of publication of application: 07.03.1989

(51)Int.CI.

7/48 HO2M

7/628 **H02P**

H02P 7/63

(21)Application number : **62–215408**

(71)Applicant : HITACHI LTD

(22)Date of filing:

. 31.08.1987

(72)Inventor: MATSUI TAKAYUKI


OKUYAMA TOSHIAKI KUBOTA YUZURU TAKAHASHI JUNICHI

(54) METHOD AND DEVICE FOR CONTROLLING VOLTAGE TYPE INVERTER

(57)Abstract:

PURPOSE: To produce sinusoidal output current, by compensating basic component and higher harmonic components of output voltage drop caused through ON delay without detecting the output current directly.

CONSTITUTION: PWM inverter 1 converts DC voltage into AC voltage and feeds three-phase AC voltage to an AC motor 2. A control circuit comprises an integrator 3, a voltage command operating circuit 4, a co-ordinate converter 5 and the like, and provides a, phase angle veiwed from U-phase in a stator coordinate system to a memory 18 and adders 12, 13 constituting a compensation voltage operating circuit 6, while memories 18~20 provide compensation voltage signals to adders $7 \sim 9$. The adders $7 \sim 9$ provide output voltage command signals from the PWM inverter 1 to a PWM pulse generating circuit 10. Phase angle is operated based on a current command signal and a primary angular frequency in a rotary field co-ordinate system, then compensation voltages for respective phases are read out from the memories $18 \sim 20$ corresponding to the phase angle and added to a three-phase output voltage command signal from the inverter thus carrying out compensation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

② 公 開 特 許 公 報 (A) 昭64-60264

@Int_Cl_4

識別記号

302

庁内整理番号

❷公開 昭和64年(1989)3月7日

H 02 M 7/48 H 02 P 7/628

7/628 7/63 F-8730-5H

B-7531-5H K-7531-5H

審査請求 未請求 発明の数 2 (全7頁)

図発明の名称

電圧形インバータの制御方法及び装置

②特 願 昭62-215408

20出 願 昭62(1987)8月31日

⑫発 明 者 松 井

孝行

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

四発 明 者 奥 山

俊昭

茨城県日立市久慈町4026番地 株式会社

株式会社日立製作所日立研

究所内

砂発 明 者 久 保 田

譲

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

外2名

砂発 明 者 髙 橋

潤一

茨城県日立市大みか町5丁目2番1号 株式会社日立製作

所大みか工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代 理 人 并理士 小川 勝男

明 編 弥

1. 発明の名称

低圧形インバータの餌御方法及び装置

- 2,特許請求の範囲

 - 2. 交流電動機に可変程圧可変開波数の交流を供給する電圧形インバータと、前記交流電動機の一次角周波数を与える周波数指令手段と、該開設数指令手段の出力信号に基づいて前記交流電助機の3相交流電圧指令信号を与える出力電圧

指令手段と、該出力電圧指令手段の出力信号に 基づいてパルス幅変調制御し、その出力パルスイ 付号に簡配電圧形インパータの正側と負側のスイ ツチング素子の短絡を助止する期間を設けて出 力低圧を制御するパルス幅変調回路と、前沿出 を制止期間による前記電圧形インパータの出力 電圧降下の補償を前記3相交流電圧 合信号に加算する補償手段とを具備し、該補償 手段は前記電圧形インパータの出力電流の空間 へクトルの固定子座標に対する値和列に応うに が配性性質をよそりから読み出すた したことを特徴とする低圧形インパータの制御 を記述にとき特徴とする低圧形インパータの制御 を記述にとき特徴とする低圧形インパータの制御 を記述にとき

3. 発明の詳細な説明

【遊業上の利用分野】

本発明はパルス幅変調インバータ(以下PWMインバータと称する)の出力電圧を例仰する方法に関する。

〔従来の技術〕

PWMインパータにおいては、インパータを募

特開昭64-60264(2)

成する正側及び負側スイッチング素子を交互に導 通側側して、出力電圧をPWM側側する。しかし、 スイッチング素子にはターンオフ時間によるスイ ッチングの遅れがあるため、正側及び負側が同時 に導通しないように短絡防止期間(以下オンデレ イと称する)を設けている。このため、オンデレ イの影響によりインバータの出力電圧に波形盃み が生じるという問題がある。

そこで、従来では、オンデレイによる出力電圧の低下を補償する方法として特別昭60-118081号に記載のように、オンデレイによる出力電圧降下分の基本被成分を、力率角を考慮して演算し、それを極限側~3 相変換回路の3 相出力電圧指令に加算して補償する方法が提案されている。また、出力電流の瞬時餌を検出し、その極性に応じた信号を3 相低圧指令に加算して補償するフィードバック方式が特公昭50-8152号に記載されている。 「発明が解決しようとする問題点」

しかしながら、上配従来技術は、オンデレイに よる出力低圧降下分の基本放成分しか補償できな いために、出力電流波形が重み、負荷である交流 電助機にトルクリプルが発生する問題があった。 また、出力電流を検出してその極性に応じて補償 するフィードパツク方式では、検出電流に直流分 あるいは出力電流波形の歪みのために極性検出が 正しく行えず、補償がうまくできない問題があっ た。

本発明の目的は、出力電流を直接検出することなく、オンデレイによる出力電圧降下の基本波成分及び高調波成分を共に補償し、インパータの出力電流波形を正弦波に近づけることにある。

[問題点を解決するための手段]

上配目的は、オンデレイによるインパータの出力電圧降下を補償する電圧を、インパータの出力電流の空間ベクトルに関係して、この空間ベクトルの固定子座標系との成す位相角に対応した各相の前記補償電圧を、予め読み出し可能なメモリたの電流指令信号と一次角間複数とから複数して前記メモリから各相の補償電圧を読み出し、インパー

タの3相出力電圧指令信号に加算して捕儺することにより選成される。

(作用)

PWMインバータの出力電流の大きさに対するオンデレイによる出力電圧降下は、第3図に別出出まる出力電圧で、その極性は出の地で、大きさがほぼ一定で、その極性は流ので、大きさが変化する。従って、変化などのではないのでは、ないのでは、ないのでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないないないが、ないないが、ないないないが、ないないないないない。

〔 実 施 例 〕

第1図において、PWMインパータ1は直流電

本苑明の一段施例を第1図に示す。

圧を交流性圧に変換し、交流電動機2に3相の交流電圧を供給する。PWMインパータ1を構成するスイツチング 凝子はPWMパルス発生 国路10 より、出力電圧指令信号と協送波信号とを比較して作られるオン、オフパルスに 紅絡防止期間 (オンデレイ)を付加したパルスが与えられる。彼分と交流電動機2の一次角周波を指令を測算して外の登場は、Lateにより、28に出力する。電圧指令演算によりには、MMの電磁界座標系の電流指令信号 Lateによって回転磁界座標系の電圧指令信号 Vate を演算して座標変換器5に出力する。

座開変換器 5 では回転磁界 座標系の 他匠指令信号 マル・マルが乗算器 2 2 、 2 3 及び除算器 2 6 に入力され、乗算器 2 2 、 2 3 の各々の出力信号を加算器 2 4 にて加算して平方根 漁算器 2 5 に入力し、他匠指令信号の大きさい。が漁算されて乗算器 3 6 ~ 3 8 に加えられる。除算器 2 6 の出力信号を逆正換漁算器 2 7 に入力して位相角を演算し、加算器 2 8 にて座標変換の座標基準信号ω L

特開昭64-60264(3)

と加算されて余弦関数発生器33及び加算器29,30に出力される。加算器29,30はU相に対して2元/3,4元/3位相の遅れたV相,W相の基準信号を余弦関数発生器34,35に出力する。余弦関数発生器33~35の出力信号は乗算器36~38に入力されて固定子座標系の3相の交流電圧指令信号vor,vorが演算されて一加算器7~9に加えられる。

M. : 励磁インダクタンス値

T::二次時定数,

S: 微分液算子である。

また、本実施例では極座標形式の場合であり、 座標変換器 5 における演算は次式のように扱わせる。

$$\begin{bmatrix} v_{u^*} \\ v_{v^*} \end{bmatrix} = \sqrt{(v_{d^*})^2 + (v_{q^*})^2} \cdot \begin{bmatrix} \cos (\omega t + \theta_1) \\ \cos (\omega t + \theta_1 - 2\pi/3) \end{bmatrix} \cdots (2)$$

$$\cos (\omega t + \theta_1 - 4\pi/3)$$

ここに、 0 1 = tan (v ** / v **) である.

次に、本発明に係るオンデレイによる出力電圧 降下を補償する動作を第3回、第4回を参照して 説明する。PWMインバータ1の出力電流の大き さに対するオンデレイによる出力電圧降力電流の大き さは第3回に示すように、ほぼ一定流の出力で出 に対するオンデレイによる出力電圧降下は出力 に対するオンデレイによる出力電圧降下と に対するオンデレイによる出力電圧なる。第4回 の(a),(b),(c) は各相の出力電流とオンデレイによる出力電圧降下を補偿するのに 正降下を補償する補償は圧信分を加算器フ~9に出力する。加算器フ~9はPWMインバータ1の出力低圧指令信号v。・・・・・・・・・・・・・をPWMパルス発生回路10に出力する。

次に、 動作を説明する.

ここに、Yı : 交流危動機2の一次抵抗値 Bı, Bı : 一次, 二次額れインダクタンス値

圧の波形である。従来では破線で示すような波形 の補償性圧を作るために各相の出力能流を検出し てその優性が必要であつたが、本発明では第8図 に示すように、回転磁界座標系 4 - 9 軸上の空間 ペクトルルと固定子座標系のU相との位相的(リ + u t)に基づいて、読み出し可能なメモリ18 ~ 2 O より第 4 図 (a) , (b) , (c) に示す破線 のような波形の補償電圧を発生させるようにして いる。その結果、電流検出信号の極性検出器が不 要とできる。また、加算器12,13はオンデレ イによる出力電圧降下を捕農する捕農電圧の各相 の位相がU相に対して∨相、∨相が各々2πノ3、 4ヵ/3遅れることからメモリの入力位相をずら すようにしたものである。その結果、メモリ18 ~20の入力位相角0」に対する出力信号の関係 を同じにすることができる。第2図はメモリ18 ~20の入出力特性を示したものである。

以上のように、本实施例ではオンデレイによる 出力電圧降下を稲償する電圧の大きさを、PWM インパータの出力電流の空間ベクトルの位相角に 応じて決定するようにしているので、各相の出力 電流の極性検出器が不要とできると共に、メモリ に記憶させる組賃電圧波形を矩形波状あるいは基 本波と高調波の合成波形とすることによりオンデ レイによる出力電圧降下の基本波成分と高調波成 分を補償することができる。

第5回は本発明の他の実施例である。第1回と 同一要素には同じ符号を付しているので説明を省 略する。第1回と異なる所はオンデレイによる出 力電圧降下を固定子座標系の2相分で補償するよ うにした点である。

加算船17は座標基準信号 a t と低流位相角 0 を加算し、固定子座標系のU相から見た位相角 (a t + 0) を補償低圧領算回路 6 を構成する加算器 1 2 及びメモリ20に出力する。加算器 1 2 はW相に対してV相が2 m / 3 位相が進みとなることを考慮するためのものである。メモリ19、20は入力された位相角 6 に対応してPWM インパータ1のオンデレイによる出力電圧降下を補償する補償電圧信号を加算器 8 、9 に出力する。

そこで、V 相とW 相の補債のみで第4回(d)。 (e)。(f)のような補債電圧を与えるV 相、W 相の補償電圧 V_{IV} , V_{IW} を(3) 式より求めると次式で表わされる。

$$\widetilde{\mathbf{v}_{10}} = \mathbf{v}_{10} - \mathbf{v} \\
\widetilde{\mathbf{v}_{10}} = \mathbf{v}_{10} - \mathbf{v} \\
\widetilde{\mathbf{v}_{10}} = \mathbf{v}_{10} - \mathbf{v}$$
... (4)

世つて、V相には第4図(d)に示すvio-vの正、負を反転した波形の相償電圧を与え、W相には第4図(f)に示すvio-aの波形の補償電圧を与えれば良い、第6図は本実施例による各相の組織を与えれば良い、第6図は本実施例による各相の組織を持ちる。第6図の(a)、(b)、(c)は各相の出力電流に対するオンデレイによる出作である。ながではないである。である。この第6図(d)、(e)、(f)の波形と一致する。

また、加算器12はメモリ19と20の内容を 一致させるために、W相に対してV相を2×/3 加算器8,9はPWMインバータ1の出力低圧指令信号v***。v***をPWMパルス発生回路10に出力する。

次に、本発明に係るオンデレイによる出力程圧 降下を拍償する動作を第4回。第6回を参照して 説明する。

第4図(a),(b),(c) は各相の出力徴流とオンデレイによる出力徴圧降下を補償するのに必要な電圧の波形であるが、PWMインバータ1の出力端に接続される交流電動機の線間低圧においては、(d),(e),(f) に示すような補償電圧に対してような福債では PWMインバータ1の線間電圧に注目してオンデレイによる出力電圧を補債する補償性圧を 2 相分に加えるようにしている。

固定子座原系の各相の補偿性圧vzu, vzv, vzw-uを求めないより禁間性圧vzu-v, vzv-w, vzw-uを求めると次式で扱わせる。

$$A \cdot A - A = A \cdot A - A \cdot A$$

$$A \cdot A - A = A \cdot A - A \cdot A$$

$$A \cdot A - A = A \cdot A - A \cdot A$$

$$A \cdot A - A = A \cdot A - A \cdot A$$

だけ進めるようにしたものである。第7回に本実 施例によるメモリ19,20の入出力特性を示す。

以上のように、本奨施例では第1の実施例に比べてPWMインパータのオンデレイによる出力能 圧降下を2相分で補償することができるので、そ の演算処理ステップ数を少なくできる。

なお、上述の各実施例においては動作説明を解 り易くするためアナログ回路で説明したが、マイ クロプロセンサを用いたデイジタル制御ユニット に対しても本発明が適用できることは切らかであ る。

[発明の効果]

本苑明によれば各相の出力電流の極性検出器が不要にできると共に、オンデレイによる出力電圧 降下の基本成分と高額被成分を補償することができ、負荷である交流電動機のトルクリプルを軽減 することができる。

4. 図面の簡単な説明

第1図は本発明の第一実施例を示す構成図、第 2図は第1図のメモリの入出力特性を示す特性図、

特開昭 64-60264 (·5)

第3回PWMインバータのオンデレイによる出力 電圧降下の大きさを説明するための特性図、第4 図は本発明の作用を説明するための故形図、第5 図は本発明の第二の実施例を示す構成図、第6図 は第二の実施例の作用を説明するための故形図、 第7図は第5図のメモリの入出力特性を示す特性 図、第8図は本発明の原理を説明するための空間 ベクトル図である。


1 … P W M インバータ、2 … 交流電動機、3 … 積分器、4 … 電圧指令演算回路、5 … 座標変換器、6 … 補債電圧演算回路、10 … P W M パルス発生回路。


 π ∂_{λ}

第 2 図

第3図


代理人 弁理士 小川勝男






特開昭64-60264 (6)


第 4 図



第 6 図



第 5 図



特開昭64-60264 (ア)

